SIMULASI DAN SINTESIS RANGKAIAN DIGITAL DENGAN LOGISIM DAN VHDL
Book

SIMULASI DAN SINTESIS RANGKAIAN DIGITAL DENGAN LOGISIM DAN VHDL

By Jazi Eko Istiyanto
Sorry, You don't have permission to access this book.

Buku ini merupakan buku mendasar mengenai sistem digital. Sistem digital yang dibahas pada buku ini meliputi gerbang dasar elektronika, implementasi gerbang dasar seperti multiplexer, dekoder, enkode dan flip-flop. Selain itu, dijelaskan juga desain sistem digital seperti memori, shift register, look up table, dan state machineyangaplikatif.

Penjelasan setiap teknologi digital dilakukan bertahap dimulai dari skema elektronika, simulasi elektronika, kode VHDL, dan simulasi VHDL. Pembaca memerlukan alat bantu berupa OrCAD untuk melakukan simulasi dan mendesain skema, Logisim untuk melakukan simulasi interaktif, dan Vivado untuk menuliskan VHDL dan sintesis. Oleh karena itu, pada bagian awal buku akan dijelaskan terlebih dahulu penggunaan ketiga alat bantu tersebut.

Added to UGM Digital Press
15 Feb 2023
Publisher
UGM Press
Publication year
2023
Edition
Not available
Pages
279
Print ISBN
978-623-359-133-1